CLIPPEDIMAGE= JP362281435A

PAT-NO: JP362281435A

DOCUMENT-IDENTIFIER: JP 62281435 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: December 7, 1987

INVENTOR-INFORMATION:

NAME

OTSUKA, KANJI SAWARA, KUNIZO YAMADA, TAKEO

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY N/A

APPL-NO: JP61123328

APPL-DATE: May 30, 1986

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 29/827,438/FOR.369

## ABSTRACT:

PURPOSE: To make possible further multiformity of pins and obtain not only reduced heat resistance but also more reliable package by forming a metal connection terminal in a semiconductor element according to a nailheading system and connecting the semiconductor element to a substrate according to flip chip system.

CONSTITUTION: An assembly where a semiconductor element 1 is joined to a heat sink 2 is joined to a substrate 5 for interconnection according to a flip chip system and junctions 6 between the element 1 and substrate 5 are coated with a

03/02/2003, EAST Version: 1.03.0002

silicon gel 10. For instance, Au wire 2 is passed in a nozzle 1 and a ball is made of the above metal wire 2 by burning off its wire with hydrogen flame 3. The Au ball 4 is stuck on a bonding pad 7 of Al interconnection 6 of semiconductor element 5 together by pressing. After that, Au wire 2 is cut at an adequate position to directly form a metel connection terminal 4 on the bonding pad 7. Furthermore, the semiconductor element 5 contacts a metal pert 12 that is composed of solder protruded on the surface of substrate 11 to complete a connection by melting Au ball 4 and solder 12.

COPYRIGHT: (C) 1987, JPO&Japio

03/02/2003, EAST Version: 1.03.0002

# ®日本国特許庁(JP)

①特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭62 - 281435

⑤Int,Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)12月7日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全5頁)

②特 願 昭61-123328

20出 願 昭61(1986)5月30日

砂発 明 者 大 塚 寛 治 青梅市今井2326番地 株式会社日立製作所デバイス開発セ

ンタ内

⑫発 明 者 佐 原 邦 造 青梅市今井2326番地 株式会社日立製作所デバイス開発セ

ンタ内

⑩発 明 者 山 田 健 雄 青梅市今井2326番地 株式会社日立製作所デバイス開発セ

ンタ内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

90代 理 人 弁理士 小川 勝男 外1名

明細 書

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
  - 1. 半導体案子のポンディングパッドに、直接、 ネイルヘッド方式による金属接続端子を形成し、 当該半導体案子を接続する側の基板に、前配接 続端子の金属との間で共晶合金を形成する金属 部を突設し、フリップチップ方式により当該半 導体案子を当該基板に接続して成る構造を有す る半導体装置。
  - 2. ネイルヘッド方式による金属接続端子の形成が、金線の端部を溶融して得られた金ポールを、直接、半導体素子のポンディングパッドに接続後、当該金属の切断を行なうことより成り、かつ、基板の金属部が半球状の半田より成る、特許譲求の範囲第1項記載の半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本祭明は、半導体装置に関し、特に、フリップ

チップによる半導体素子のポンディング技術の改 良に関する。

# 「従来の技術〕

半導体素子はその内部配線を外部のものと接続 してはじめてその機能をはたすことができる。

半導体素子は多数の外部への接続端子をもって おり、その外部のものとの接続方式にはワイヤポ ンディング方式の他、ワイヤレス方式もあり、後 者の一方式としていわゆるフリップチップとは、一般 に、半導体素子(チップ)を裏返してしてポンプ・スクする、いわゆるフェイスダウンボンディングする、いわゆるフェイスダウンボンディングすることから与えられた呼称であり、スチップにはその接続端子の形態によって、ボンプ・プトップにはその接続端子の形態によって、チップに金属ボールをつけるポール方式、ABあにプロスタルをつけるペデスタルをつけるペデスタルをつけるペデスタルをつけるペデスタルをつけるペデスタルをつけるペデスタルをつけるペデスタル方式などがある。

これらのボール方式やパンプ方式は、いずれも、

一般に、内部配線(A 4 電極配線である場合が多い)を形成したブレーナー素子(ウェハ)に保護膜を形成し、該保護膜を除去して接続端子用窓をあけ、上配内部配線に、例えば Cr-Cu-Auよりパリヤ金属をそれぞれ蒸着して多層に形成した上で、パンプ部分を残してエッチング除去したらに、例えばマスク蒸着により、半田(Sn-Pb)パンプを形成する。これらの方式として一般に最も採用されているのは、コントロールド・コラップス・ポンディング)接続と称されている。

しかし乍ら、これらの方式は、上記のように接 続端子完成までに時間がかかり過ぎ、例えば 1 4 日間位もの日数を要している。

なお、フリップチップについて述べた文献の例 としては、1980年1月15日㈱工業調査会発行 「IC化実装技術」P81があげられる。

[発明が解決しようとする問題点]

線)を通し、該Au線を、水素炎で焼き切り、その先端部を溶融し、Auボールを形成し、これをチップの内部配線(AB配線)の前記ボンディングパッド上に押付け接合させ、次いで、適当のところでAu線を切断する。これにより、チップのボンディングパッドに直接金属接続端子が形成され、基板側にはこの接続端子の金属がその中に拡散できる金属部を突設しておく。この金属部は、例えば半田より構成される。

前記金属接続端子と金属部とを溶融させると、 例えば A u - S n 共晶合金が形成され、接合を行なうことができる。

#### 〔作用〕

このように、オイルヘッド方式を利用し、パリヤー金属を介さずに、直接、A&ボンディングパッド上に、A&ボールなどよりなる金属接続端子を形成することにより、従来方式に比して工程数が簡略化され、したがって、工期も著しく短縮され、この接続端子の形成は、例えば0.2 秒程度で行なうことができる。基板との接合も、一日程度

本発明はかかる従来技術の有する欠点を解消し、 短時間に接続端子を形成し、基板との接続が短時 間に行なうことができ、特に、CCB接続の場合 の欠点を解消することができる技術を提供するこ とを目的とする。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および忝付図面からあき らかになるであろう。

## [問題点を解決するための手段]

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりであ

すなわち、本発明では、ワイヤボンディングに使われている熱圧着法(ネイルヘッドボンディング)を、その接続端子の形成に利用したもので、半導体素子のワイヤボンディングに際し、外部リードを取付ける場所であるボンディングパッドに、従来のボール方式やパンプ方式と異なり、直接、当該ネイルヘッド方式による金属接続端子を形成する。その例は、ノズル中に金属線(例えばAu

で行なうことができる。

#### 〔寒施例〕

次に、本発明を実施例に基づき、図面を参照し つつ説明する。

第4図に示すように、ノズル1の中に、Au線2を通し、この金線2を水素焰3で焼き切ってできたボール(玉)4を、半導体素子5の上にもってきて、AB配線6のボンディングパッド7の上に押付けする。

半導体素子 5 は、デバイス 8 上に、例えばSiOn 膜よりなる絶縁膜 9 を被覆し、該絶縁膜 9 上にA 6 電極配線 6 が敷設され、さらに、例えばガラス膜 より成るデバイス表面保護膜 1 0 が該配線 6 上に 被役され、該保護膜 1 0 にはホトレジスト技術な どにより電極用窓があけられ、ボンディングパット 7 が形成されている。半導体素子(チップ) 5 は、例えばシリコン単結晶基板から成り、周知の 技術によってこのチップ内には多数の回路素子が 形成され、1 つの回路機能が与えられている。回路素子の具体例は、例えばMOSトランジスタか ら成り、これらの回路素子によって、例えば論理 回路およびメモリの回路機能が形成されている。

• \_ - .

上記Auポール4の接合后、Au線2を適宜位置で切断する。

これにより、第1図に示すように、半導体素子 5のポンディングパッド7には、Auポールより なる金属接続端子4が、該パッド7上に直接形成 される。

一方、基板との接続においては、当該半導体案子5を、第2図に示すように、フェイスダウンポンディングにて、基板11表面に突設された例えば半田(Sn-Pb)よりなる金属部12に当接し、当該Auポール4と当該半田12とを溶融させて、第3図に示すように、その接続を完成させる。

半田12中にはAuが拡散し、Au-Sn共晶合金が形成される。

基板11は、例えばブリント配線基板より成り、 図示していないが、基板表面には導体パターンが 形成されている。

パッケージペース16の上には、当該半導体素子5を接続した配線基板13が接合材料19により固着されている。

パッケージペース16上には、ポッティング枠20を接合材料21により取付し、該ポッティング枠20に、對止材22をポッティングする。該對止材22は、例えばシリコーンゲルより成る。

ポッティング枠20上には、接合材料23を用いて、キャップ24を取付けする。

第6図は、第5図に示すものと同様の材料を用いて構成した半導体装置を示す。ただ、この装置では、アウターリード25をデュアルインライン(DIL)様に引出し、さらに、同図に示すように、パッケージペース16の一方の面に放熟フィン26を取付している。

本発明によれば、第4図に示すように、ネイル ヘッド方式によりAuボール4を形成して、半導 体案子5のポンディングパッド7に直接、金属接 続端子を形成し、これを基板11の半田よりなる 半球状金属部12に接続する方式をとったので、 これら、半導体素子5と基板11との接続は各種の銀様であり得る。

第5図および第6図にその態様による半導体装置の二三の例を示す。

なお、これらの図において、第1図~第4図を 含めて共通する符号は同一の機能を示す。

第5図に示すように、配線基板13上に、半導体業子5をマルチに搭載する。半導体素子5と配線基板13との接続は前記で述べた本発明による方式により行われている。第5図にて、14は当該方式による接合部で、四角形状の半導体素子5の裏面において基盤目状に前記Auポール4が形成されており、接合部14も複数個所において形成されている。

配線基板13は、例えばウェハに配線を施したもので、該配線基板13の導体部15と、パッケージペース16の裏面に垂設されたアウターリード17とは、コネクタワイヤ18などを介して電気的に接続されている。このパッケージは図示のごとく、アキシェルタイプに構成されている。

Auボール4は例えば 0.2秒/-ポールの高スピードで形成でき、また、パリャー金属を介さず、したがって、短時間で接続端子が形成され、それに伴ない、基板11との接合も短時間で行なうことができる。

以上本発明者によってなされた発明を実施例に もとづき具体的に説明したが、本発明は上記実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでも ない。

例えば前記実施例では A u ボールを形成する例を示したが、 C u ボールなど他の金属や合金でもよい。

また、基板の金属部にあっても、半田のほかSn などの金属や合金により構成されていてもよい。

本発明による接続方式はテープキャリアなどの 他の接続方式にも適用することができる。

## 〔発明の効果〕

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下

配のとうりである。

すなわち本発明によれば短時間に半導体素子と 基板との接続を行なうことができ、従来例に比し て大巾に素子の接続端子の形成、外部のものとの 接続時間の短縮をはかることができた。

# 4. 図面の簡単な説明

第1図は本発明による接続端子を有する半導体 素子の要部一例斯面図、

第2図は基板との接続前説明断面図、

第3図は同接続后の説明断面図、

第4図は本発明実施例による接続端子形成説明 一部断面図、

第5図は本発明による接続形式を用いた半導体 装置の一例断面図、

第6図は同他の例を示す断面図である。

1 ··· ノズル、 2 ··· 金属線( A u 線)、 3 ··· 水案 焰、 4 ··· 金属接続端子( A u ボール)、 5 ··· 半導 体素子、 6 ··· 内部配線( A e 配線)、 7 ··· ポンデ ィングパッド、 8 ··· デバイス、 9 ··· 絶縁膜、 1 0 ··· デバイス表面保護膜、 1 1 ··· 基板、 1 2 ··· 金属 部、13…配線基板、14…接合部、15…導体部、16…パッケージペース、17…アウターリード、18…コネクタワイヤ、19…接合材料、20…ポッティング枠、21…接合材料、22… 財止材、23…接合材料、24…キャップ、25 …アウターリード、26…放熱フィン。

代理人 弁理士 小川 勝 男





